Tujuan
Mengetahuii Gerbang Logiika
Mempellajarii Gerbang Logiika
Siimboll-siimboll Gerbang Logiika
Tabell Kebenaran Gerbang Logiika
Pendahuluan
“Computer iis the Dumb Machiine”
Tiidak mengenall huruf dan biillangan
Hanya mengenall alliiran lliistriik
- volltase tiinggii
- volltase rendah
Maniipullasii volltase tiinggii dan rendah
untuk mempresentasiikan data
maupun iinstruksii
Pengertian
Logic Gate (Gerbang Logika)
Rangkaian sederhana yang memproses sinyal
masukan dan menghasilkan sinyal keluaran
dengan logika tertentu.
Diagram blok simbol rangkaian digital yang
memproses sinyal masukan menjadi nilai
keluaran dengan perilaku tertentu.
AND
OR
NOT
Pengertian
Logic Gate (Gerbang Logika)
Rangkaian sederhana yang memproses sinyal
masukan dan menghasilkan sinyal keluaran
dengan logika tertentu.
Diagram blok simbol rangkaian digital yang
memproses sinyal masukan menjadi nilai
keluaran dengan perilaku tertentu.
AND
OR
NOT
Pengertian
Kombinasi gerbang logika dengan fungsi
baru :
Rangkaian penjumlahan bilangan binner
(Adder)
Komponen dasar memori (Flip-flop)
Multiplexer (MUX)
Decoder
Penggeser (shifter)
Pencacah (counter)
dll
Logika Alljjabar
Aturan Alljabar Boellean
Priinsiip True (benar) – Fallse (sallah)
True = 1
Fallse = 0
“Semakiin sederhana semakiin baiik”
LogikLogika Alljjabar
Aturan Alljabar Boellean:
1. Operasii AND ( . )
0.0=0 A.0=0
1.0=0 A.1=A
0.1=0 A.A=A
1.1=1 A.A’’=0
LogikLogika Alljjabar
2. Operasii OR (+)
0+0=0 A+0=A
1+0=1 A+1=1
0+1=1 A+A=A
1+1=1 A+A’’=1
LogikLogika Alljjabar
3. Operasii NOT ( ‘‘ )
0’’=1 1’’=0 A”=A
4. Hukum Asosiiatiif (Associiatiive Law)
(A.B).C=A.(B.C)=A.B.C
(A+B)+C=A+(B+C)=A+B+C
LogikLogika Alljjabar
5. Hukum Diistriibutiif (Diistriibutiive Law)
A.(B+C)=(A.B)+(A.C)
A+(B.C)=(A+B).(A+C)
6. Hukum Komutatiif (Commutatiive
Law)
A.B=B.A
A+B=B+A
LogikLogika Alljjabar
7. Aturan Priioriitas (Precedence)
AB=A.B
A.B+C=(A.B)+C
A+B.C=A+(B.C)
8. Teorema DeMorgan
(A.B)’’=A’’+B’’ (NAND)
(A+B)’’=A’’.B’’ (NOR)
JeniJenis Gerbang Logiika
Gerbang Dasar
AND ( . )
Output merupakan volltase tiinggii (1)
jiika semua iinput volltase tiinggii (1).
&
A
Q
B
A
Q
B
IEC
JeniJenis Gerbang Logiika
OR ( + )
Output merupakan volltase tiinggii (1)
Jiika sallah satu iinput volltase tiinggii (1)
>1
A
Q
B
IEC
A
Q
B
JeniJenis Gerbang Logiika
NOT ( ‘‘ ) atau ( )
Keballiikan darii niillaii masukan
=1
A
Q
IEC
A Q
JeniJenis Gerbang Logiika
Gerbang Turunan
NAND ( NOT AND ) Q=A.B
Output tinggi (1) jika salah satu input
rendah (0)
Gabungan gerbang AND diikuti gerbang NOT
Kebalikan gerbang AND
A
B
Q
A
Q
B
&
A
Q
B
IEC
JeniJenis Gerbang Logiika
NOR
Penggabungan gerbang OR diiiikutii
gerbang NOT
Keballiikan gerbang OR
Output rendah (0) jiika sallah satu
masukannya tiinggii (1)
JeniJenis Gerbang Logiika
XOR ( + )
Output tiinggii (1) jiika sallah satu iinput
tiinggii (1) tapii tiidak keduanya
Output tiinggii (1) jiika iinput berbeda
Q=A+B=A’’.B+A.B’’
JeniJenis Gerbang Logiika
XNOR
Output rendah (0) jiika sallah satu
rendah (0) tapii tiidak keduanya
Keballiikan darii gerbang XOR
Output (1) jiika iinput sama
Q=A+B=A’’.B’’+A.B
KombinasKombinasii Gerbang Logiika
Kombiinasii 2 gerbang
Kombiinasii 3 gerbang
KombinasKombinasii Gerbang Logiika
Teorema DeMorgan
“setiap ekspresi logika biner tidak akan berubah
jika:
1. Mengubah seluruh variabel menjadi
komplemennya.
2. Mengubah semua operasi AND menjadi OR.
3. Mengubah semua operasi OR menjadi AND
4. Mengomplemenkan seluruh ekspresi
A.B=A+B
A+B=A.B
Tidak ada komentar:
Posting Komentar